Varios procesadores que residen en un módulo de procesador del sistema dedicado, así como localmente en el hardware de la interfaz, trabajan juntos para garantizar la transmisión y recepción exitosa de paquetes a través de circuitos virtuales ATM (VC). Estos procesadores se comunican entre sí publicando mensajes para realizar funciones como configuración y desconexión de VC, recopilación de estadísticas de capa física y generación de alarmas. Estos mensajes, llamados cartas de amor o mensajes de amor, son escritos por un procesador en un bloque de memoria. A continuación, un procesador que recibe lee el mensaje. El resultado del comando debug atm events proporciona una ventana a este mecanismo de mensajería, como el siguiente resultado de un PA-A3.
Jun 17 12:48:50.631 BST: atmdx_mailbox_proc(ATM5/0/0): received report type 2 Jun 17 12:48:50.631 BST: atmdx_process_love_letter(ATM5/0/0): 2 VCs core statistics Jun 17 12:48:55.631 BST: atmdx_mailbox_proc(ATM5/0/0): received report type 3 Jun 17 12:48:55.631 BST: atmdx_process_love_letter(ATM5/0/0): 1 VCs aux statistics
El propósito de este documento es ilustrar el ejemplo de salida debug atm event para ayudar a distinguir entre mensajes informativos y mensajes que señalan un problema operativo. Este documento también revisa la arquitectura de software de interfaz ATM estándar.
Precaución: Antes de ejecutar los comandos debug, consulte Información Importante sobre Comandos Debug. El comando debug atm events puede imprimir una gran cantidad de salida de depuración disruptiva en un router de producción dependiendo del número de VC para los cuales necesita informar estadísticas así como la cantidad de eventos relacionados con VC.
No hay requisitos específicos para este documento.
Este documento no tiene restricciones específicas en cuanto a versiones de software y de hardware.
For more information on document conventions, refer to the Cisco Technical Tips Conventions.
Todas las interfaces ATM utilizan una arquitectura de software que consta de múltiples bloques. Antes de pasar por estos bloques de software, primero tenemos que entender los controladores del software Cisco IOS® y la arquitectura del bus PCI dentro del router.
Un controlador permite a los ingenieros de software implementar algo llamado abstracción de hardware. Permite a los ingenieros crear un conjunto fundamental de bloques de software que se ejecutan en cualquier plataforma y, a continuación, utilizar controladores para adaptar este código independiente de la plataforma a una plataforma específica como la serie 7200 o la serie 3600.
El PA-A3 admite un controlador de host PCI que permite al procesador de segmentación y reensamblado (SAR) interactuar con los buses de interconexión de componentes periféricos (PCI) que ejecutan la longitud de las series 7200/7400, así como el procesador de interfaz versátil (VIP) en las plataformas RSP. Los buses PCI sirven como ruta de datos entre los adaptadores de puerto y la memoria del host en el VIP o en el motor de procesamiento de red (NPE)/ motor de servicios de red (NSE). El siguiente diagrama muestra la arquitectura de VIP2 y la ubicación de los buses PCI:
Esta tabla enumera los bloques de software en el PA-A3:
Bloque de software | Función |
núcleo ATM | Funciones de software independientes de PA o plataforma que utilizan todas las interfaces ATM. Por ejemplo, el núcleo ATM maneja la administración de OAM e ILMI. |
driver de la plataforma | Funciones de software dependientes de la plataforma que "unen" el software de núcleo ATM general con el software de controlador de host PCI. El núcleo ATM y el controlador de host PCI intercambian comandos, actualizaciones de estado y estadísticas a través del puente. El controlador ATM de la plataforma también maneja el reenvío de paquetes de recepción, las funciones de inicialización específicas de la plataforma y las estadísticas de capa física, como se muestra en la visualización show controller atm. |
driver host PCI | Proporciona la interfaz de host PCI para el chip SAR en el PA-A3. Realiza varias funciones clave:
|
Interfaz de host | Parte del bloque funcional de hardware de cada SAR. Realiza varias acciones clave:
|
Firmware | Código de inicio o arranque, así como imágenes optimizadas en tiempo de ejecución para la unidad de procesador ATM (APU) en los SAR de recepción y transmisión. Descargado del controlador host PCI. |
En la plataforma RSP/VIP, el controlador de la plataforma reside en la imagen del sistema RSP y en la imagen del sistema VIP, mientras que el controlador del host PCI forma parte de la imagen del sistema VIP. En la plataforma 7200, ambos controladores forman parte de la imagen del sistema.
El software específico de PA-A3 se incluye con el software VIP o con el software del sistema para otras plataformas de soporte.
Como se indicó anteriormente, un buzón de correo es parte de un modelo de mensajería que Cisco IOS utiliza para transportar mensajes entre dos CPU. A continuación se muestra cómo funciona este proceso en general:
Un controlador asigna un búfer de mensajes.
Una nota de amor o una letra llena el búfer de mensajes.
El procesador receptor lee el búfer de mensajes.
Cuando termina de leer el búfer de comandos, el procesador genera una interrupción de "mensaje hecho".
El búfer de mensajes se devuelve al conjunto de memoria intermedia libre.
Este documento examina dos conjuntos de mensajes intercambiados entre procesadores que ejecutan los componentes del software Cisco IOS descritos en la tabla anterior.
El controlador host PCI recopila estadísticas por VC en cada paquete. El controlador de la plataforma VIP retransmite estas estadísticas de forma autónoma al controlador de la plataforma RSP a través de una nota de amor cada segundo. El comando show atm vc muestra los datos de VC actuales. El controlador de la plataforma VIP retransmite las estadísticas del entramador al RSP cada 10 segundos. Cuando el sistema se inicializa, crea un proceso de fondo especial que maneja las estadísticas autónomas desde el VIP como un proceso programado en lugar de en el nivel de interrupción para minimizar la interrupción del sistema.
El comando debug atm events imprime la salida en eventos relacionados con VC, como la configuración y el cierre.
Función | Descripción |
setupvc | Configure un VC. El controlador dependiente de la plataforma envía la solicitud al controlador de host PCI. |
teardownvc | Separa un VC existente. El controlador dependiente de la plataforma retransmite la solicitud al controlador del host PCI. |
getvc_stats | Recupera estadísticas de VC a demanda; admite sólo una única solicitud de VC. |
qos_params_verify | Verifica los parámetros de QoS antes de configurar un VC. |
El SAR se compone internamente de bloques funcionales de hardware. Uno de estos bloques es la unidad de procesamiento ATM (APU), que es un miniRISC con lógica personalizada para extensiones específicas de ATM. El controlador de host PCI y la APU, que ejecuta el firmware ATM, se comunican a través de un buzón de correo de mensajería. En un momento dado, se utiliza un comando sobresaliente para cada APU para instruir al firmware PA a realizar una tarea específica, como una configuración de VC. El firmware retransmite las estadísticas por VC y por PA al controlador host PCI cada 10 segundos si los datos cambian.
El siguiente resultado generado a partir del evento debug atm muestra los comandos enviados por el controlador host PCI al firmware. El firmware sólo devuelve reconocimientos para indicar el éxito del comando. Estos reconocimientos no se muestran en el resultado de la depuración.
7200-1.3(config)# int atm 6/0 7200-1.3(config-if)# pvc 1/100 7200-1.3(config-if-atm-vc)# vbr-nrt 45000 45000 7200-1.3# 17:07:43: atmdx_setup_vc(ATM6/0): vc:14 vpi:1 vci:100 state:2 config_status:0 17:07:43: atmdx_pas_vc_setup(ATM6/0): vcd 14, atm hdr 0x00100640, mtu 4482 17:07:43: VBR: pcr 96000, scr 96000, mbs 94 17:07:43: vc tx_limit=1600, rx_limit=480 17:07:43: Created 64-bit VC counterss 7200-1.3(config)# int atm 6/0 7200-1.3(config-if)# no pvc 1/100 7200-1.3(config-if)# 17:08:48: atmdx_teardown_vc(ATM6/0): idb state 4 vcd 14 state 4 17:08:48: atmdx_pas_teardown_vc(ATM6/0): vcd 14
Este documento aplica la información anterior recorriendo la arquitectura de software del módulo de red (NM) de multiplexación inversa sobre ATM (IMA) para los routers serie 2600 y 3600.
El IMA NM tiene un lado "host" para indicar funciones o memoria en el módulo del procesador y un lado "local" para indicar funciones o memoria en el propio módulo de red. El lado del host ejecuta controladores independientes de la plataforma y dependientes de ella. El lado local ejecuta el firmware descargado por los controladores host a la CPU integrada del NM. Esta imagen gestiona las funciones de capa física, incluido el control del ASIC de marco, la recopilación de estadísticas de capa física y la generación de loopbacks y alarmas. Los controladores Cisco IOS y el firmware NM se comunican a través de mensajes de correo.
En el lado local, NM IMA también ejecuta un controlador IMA que de manera similar utiliza un buzón de correo de mensaje para comunicarse con la CPU local.
Los mensajes en la dirección del lado del host al lado local están diseñados principalmente para la configuración. Estos mensajes incluyen:
Datos de configuración de la capa física E1/T1
configuración del grupo IMA
Configuración de Loopback
Configuración de depuración
Consulta del estado del grupo/link IMA
Consulta de datos de base de información de gestión (MIB) RFC 1406
Consulta de datos IMA MIB
Los mensajes enviados en la dirección del lado local al lado host se utilizan para comunicar los cambios de estado de línea y las estadísticas de rendimiento, incluyendo:
Cambios de estado de la capa física E1/T1
Cambios de estado del grupo IMA
Cambios en el estado del link IMA
Cambios en el estado del bucle invertido
Mensajes del debug
Respuesta de datos MIB RFC 1406
Respuesta de datos IMA MIB
El siguiente ejemplo de salida ilustra las notas de amor utilizadas para configurar y desconectar un VC. Cerramos y no cerramos la interfaz física para forzar el derribo. Tenga en cuenta que "rs8234" se refiere al SAR en el NM.
3640-1.1(config)# int atm2/ima2 3640-1.1(config-if)# pvc 1/1 3640-1.1(config-if-atm-vc)# shut 3640-1.1(config-if)# *Mar 1 00:17:20.323: Reserved bw for 1/1 Available bw = 6000 *Mar 1 00:17:20.323: rs8234_setup_vc(ATM2/IMA2): vc:4 vpi:1 vci:1 *Mar 1 00:17:20.323: rs8234_setup_vc_common() VCD=260 vp/vc=17/1 etype=0 *Mar 1 00:17:20.323: rs8234_setup_cos(ATM2/IMA2): vc:4 wred_name:- max_q:0 *Mar 1 00:17:20.327: Created 64-bit VC counters *Mar 1 00:17:20.327: rs8234_teardown_vc(ATM2/IMA2): vc:260 vpi:1 vci:1 *Mar 1 00:17:20.327: rs8234_teardown_vc proceeds (ATM2/IMA2): vc:260 vpi:1 vci:1 *Mar 1 00:17:20.327: Status and ptr is 400 Status Q is 1 *Mar 1 00:17:20.331: Resetting ATM2/IMA2 *Mar 1 00:17:20.331: rs8234_teardown_vc(ATM2/IMA2): vc:260 vpi:1 vci:1 *Mar 1 00:17:20.331: rs8234_teardown_vc proceeds (ATM2/IMA2): vc:260 vpi:1 vci:1 *Mar 1 00:17:20.331: Remove link with ports 8,links 4,channel 1 *Mar 1 00:17:22.327: %LINK-5-CHANGED: Interface ATM2/IMA2, changed state to administratively down 3640-1.1(config-if)# no shut 3640-1.1(config-if)# *Mar 1 00:17:31.287: Resetting ATM2/IMA2 *Mar 1 00:17:31.287: IMA config_interface ATM2/IMA2 *Mar 1 00:17:31.287: IMA config_restart ATM2/IMA2 *Mar 1 00:17:31.287: IMA restarting 0 VCs *Mar 1 00:17:31.287: rs8234_setup_vc(ATM2/IMA2): vc:4 vpi:1 vci:1 *Mar 1 00:17:31.287: rs8234_setup_vc_common() VCD=260 vp/vc=17/1 etype=0 *Mar 1 00:17:31.287: rs8234_setup_cos(ATM2/IMA2): vc:4 wred_name:- max_q:0
Revisión | Fecha de publicación | Comentarios |
---|---|---|
1.0 |
15-Nov-2007 |
Versión inicial |